网友您好, 请在下方输入框内输入要搜索的题目:
题目内容
(请给出正确答案)
下列ROM芯片地址输入端为8,数据输出端为4的是()。
A.16×4bit
B.32×8bit
C.256×4bit
D.512×8bit
参考答案和解析
256 × 4bit
更多 “下列ROM芯片地址输入端为8,数据输出端为4的是()。A.16×4bitB.32×8bitC.256×4bitD.512×8bit” 相关考题
考题
1路—4路数据分配器有()A.一个数据输入端,两个选择控制端,四个数据输出端B.四个数据输入端,两个选择控制端,一个数据输出端C.一个数据输入端,一个选择控制端,四个数据输出端D .四个数据输入端,一个选择控制端,一个数据输出端
考题
输入受限的双端队列是指元素只能从队列的一端输入,但可以从队列的两端输出,如下图所示。若有8、1、4、2依次进入输入受限的双端队列,则得不到输出序列(57)。A.2、8、 1、4B.1、4、8、2C.4、2、 1、8D.2、1、4、8
考题
RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端,8个数据输出端,则该RAM芯片的容量是( )位。A.88
B.880
C.211×8
D.28×11
考题
设某系统的CPU有地址线16条,连接了4K ROM和1K RAM。已知ROM用8708芯片(1024×8),RAM用2114芯片(1024×4)。若用高位地址线全译码输出作为各芯片的选片信号,最高地址的4条输出线接ROM,最低地址的输出线接RAM,则各片的地址范围是多少?
考题
已知有16K×1的DRAM芯片,其引脚功能如下:地址输入A6~A0,行地址选择RAS,列地址选择CAS,数据输入端DIN,数据输出端DOUT,控制端WE。请用给定芯片构成256KB的存储器,采用奇偶校验。试问:若芯片内部采用128×128矩阵排列,求异步刷新时该存储器的刷新间隔。
考题
RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端,8个数据输出端,则该RAM芯片的容量是()位。A、88B、880C、211×8D、28×11
考题
问答题已知有16K×1的DRAM芯片,其引脚功能如下:地址输入A6~A0,行地址选择RAS,列地址选择CAS,数据输入端DIN,数据输出端DOUT,控制端WE。请用给定芯片构成256KB的存储器,采用奇偶校验。试问:需要芯片的总数是多少?
考题
问答题已知有16K×1的DRAM芯片,其引脚功能如下:地址输入A6~A0,行地址选择RAS,列地址选择CAS,数据输入端DIN,数据输出端DOUT,控制端WE。请用给定芯片构成256KB的存储器,采用奇偶校验。试问:若芯片内部采用128×128矩阵排列,求异步刷新时该存储器的刷新间隔。
考题
问答题某ROM芯片中有12根地址输入端和8个数据输出端,该芯片的存储容量是多少位?
热门标签
最新试卷