网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）
问答题
某ROM芯片中有12根地址输入端和8个数据输出端，该芯片的存储容量是多少位？

参考答案

参考解析
解析： 暂无解析
更多 “问答题某ROM芯片中有12根地址输入端和8个数据输出端，该芯片的存储容量是多少位？” 相关考题
考题 某SRAM芯片,其存储容量为64K×l6位,该芯片的地址线和数据线数目为()。 A.64，16B.16，16C.64，8D.16，64
查看答案
考题 ROM 芯片通常都有读／写控制输入端。() 此题为判断题(对，错)。
查看答案
考题 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为_______。A.8，512B.512，8C.18，8D.19，8
查看答案
考题 某SRAM芯片的容量为512×8位，除电源端和接地端外，该芯片引出线的最小数目应为______。A．23B．25C．50D．19
查看答案
考题 RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端，8个数据输出端，则该RAM芯片的容量是（　　）位。A．88 B．880 C．211×8 D．28×11
查看答案
考题 某DRAM芯片，存储容量为512KX8位，该芯片地址线和数据线数目为()。A.8，512 B.512，8 C.18，8 D.19，8
查看答案
考题 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为()。A.64，16 B.16，64 C.64，8 D.16，16
查看答案
考题 某SRAM芯片，其容量为1K×8位，加上电源端和接地端，该芯片引出线的最少数目应为（）。A23B25C50D20
查看答案
考题 设某ROM芯片的地址范围为OOOOH~OIFFH，则该ROM芯片可寻址单元有（）个。
查看答案
考题 某SRAM芯片容量为512*4，问该芯片有几根地址线？几根数据线？若有12根地址线，8位数据线，则存储容量为多少？
查看答案
考题 4K×8RAM芯片的地址输入端为（）个，数据输出端为（）个。
查看答案
考题 某ROM芯片中有12根地址输入端和8个数据输出端，该芯片的存储容量是多少位？
查看答案
考题 设某系统的CPU有地址线16条，连接了4K ROM和1K RAM。已知ROM用8708芯片（1024×8），RAM用2114芯片（1024×4）。若用高位地址线全译码输出作为各芯片的选片信号，最高地址的4条输出线接ROM，最低地址的输出线接RAM，则各片的地址范围是多少？ 
查看答案
考题 已知某RAM芯片的引脚中有11根地址线，8位数据线，则该存储器的容量为（）字节。若该芯片所占存储空间的起始地址为2000H，其结束地址为（）。
查看答案
考题 某RAM芯片其存储容量为512K×8位，该芯片的地址线和数据线数目为（）。A、8，512B、512，8C、18，8D、19，8
查看答案
考题 某RAM芯片的存储容量为1024×8位，该芯片的外部引脚应有几条地址线？几条数据线？若已知某RAM芯片引脚中有13条地址线，8条数据线，那么该芯片的存储容量是多少？
查看答案
考题 如果模/数转换芯片转换结果的输出端不带三态输出结构，该芯片的输出端与CPU的数据线连接时应该如何处置？
查看答案
考题 在给接口芯片设计地址时，应使接口芯片的片选控制端与（）的输出端连接。
查看答案
考题 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目分别为（）。A、8；512B、512；8C、18；8D、19；8
查看答案
考题 已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。
查看答案
考题 RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端，8个数据输出端，则该RAM芯片的容量是（）位。A、88B、880C、211×8D、28×11
查看答案
考题 填空题设某ROM芯片的地址范围为OOOOH~OIFFH，则该ROM芯片可寻址单元有（）个。
查看答案
考题 填空题在给接口芯片设计地址时，应使接口芯片的片选控制端与（）的输出端连接。
查看答案
考题 问答题已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：需要芯片的总数是多少？
查看答案
考题 问答题已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。
查看答案
考题 单选题某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目分别为（）。A 8；512B 512；8C 18；8D 19；8
查看答案
考题 填空题4K×8RAM芯片的地址输入端为（）个，数据输出端为（）个。
查看答案
热门标签
最新试卷