网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
假设主频为66MHz的Pentium微处理器以非流水线方式访问存取时间为60ns的 DRAM存储器，则在T1周期与T2周期之间至少应插入______等待状态。
A．1个
B．2个
C．4个
D．6个
参考答案
更多 “ 假设主频为66MHz的Pentium微处理器以非流水线方式访问存取时间为60ns的 DRAM存储器，则在T1周期与T2周期之间至少应插入______等待状态。A．1个B．2个C．4个D．6个 ” 相关考题
考题
下面是关于微处理器主频的叙述，其中错误的是A．微处理器的最小单位是时钟周期，它等于主频的倒数B．Pentium4 微处理器的主频已经超过3GHzC．Core2双核微处理器的主频已经超过Pentium4 微处理器的最高主频D．随着主频提高，微处理器的功耗也迅速增加
考题
下面是关于微处理器主频的叙述，其中错误的是A．计算机的运算速度不完全取决于微处理器的主频B．目前Pentium4微处理器的主频最高已经超过3GHzC．增加指令流水线的级数有利于提高微处理器的主频D．提高微处理器的主频可以降低其功耗
考题
假设66MHz的Penfium微处理器发出的地址信息在T1开始后8ns才能到达地址总线，并且数据总线上出现的数据需要8ns才能稳定，试问该微处理器所使用的存储器存取时间不能超过______(纳秒)。
考题
下面是关于Pentium微处理器总线时序的描述，其中错误的是( )。A．Pentium微处理器的突发式读写总线周期每次可传送4个64位数据B．完成一次非流水线读写总线周期至少需要2个时钟周期C．完成一次突发式读写总线周期至少需要4个时钟周期D．流水线读写总线周期具有较高的总线利用率
考题
下面是关于Pentium微处理器总线时序的描述，其中错误的是A．Pentium微处理器的突发式读写总线周期每次可传送4个64位数据B．完成一次非流水线读写总线周期至少需要2个时钟周期C．完成一次突发式读写总线周期至少需要4个时钟周期D．流水线读写总线周期具有较高的总线利用率
考题
面是关于Pentium 4微处理器指令流水线的叙述，其中错误的是A．Pentium 4微处理器引入了Netburst微体系结构B．Pentium 4采用了超级流水线技术，流水线已经达到20级C．Pentium 4至尊微处理器的指令流水线级数比Pentium 4更多D．随着指令流水线级数的增加，主频可不断提高，功耗也相应降低
考题
假设主频为100MHz的微处理器以非流水线方式访问存取时间为50ns的DRAM存储器，则在T1周期与T2周期之间至少应插入【 】个等待状态。
热门标签
最新试卷
