网友您好, 请在下方输入框内输入要搜索的题目:

题目内容 (请给出正确答案)

74LS161是4位二进制异步计数器,它的异步清零端,低电平有效。()


参考答案和解析
错误
更多 “74LS161是4位二进制异步计数器,它的异步清零端,低电平有效。()” 相关考题
考题 74LS161是一个()的四位二进制加计数器。 A、同步清0,异步置数B、异步清0,同步置数C、同步清0,同步置数

考题 分别画出利用下列方法构成的10进制计数器的接线图。(3)利用 74LS161的异步清零功能;(4)利用74LS163的同步清零功能;(5)利用 74LS161或74LS163的同步置数功能;(6)利用 74LS290的异步清零功能。

考题 集成触发器常用的逻辑符号中要注意异步清零端(以及异步置位端)是低电平有效还是有效;时钟端是电平触发还是()(电平触发是低电平有效还是高电平;()是上升沿有效还是下降沿有效)。主从触发器输出端有符号标示!异步清零以及异步置位优先级()。

考题 图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路,试说明该计数电路是多少进制。

考题 试用2 片74LS161采用整体反馈清零法组成128进制计数器。

考题 A.异步二进制计数器 B.同步三进制计数器 C.异步四进制计数器 D.同步五进制计数器

考题 A.同步二进制加法计数器 B.同步二进制减法计数器 C.异步二进制减法计数器 D.异步二进制加法计数器

考题 集成计数器40192具有()功能。A、异步清零B、并行置数C、加法计数D、减法计数E、同步清零

考题 时序逻辑电路的计数器直接取相应进制数经相应门电路送到()端。A、异步清零端B、同步清零端C、异步置数端D、同步置数端

考题 四位异步二进制减法计数器,先清零,2个脉冲后输出状态为()A、1110B、0010C、1011D、0001

考题 74LS161是()二进制计数器。A、同步两位B、异步两位C、同步四位D、异步四位

考题 时序逻辑电路的计数器取相应进制数少一经相应门电路送到()端。A、异步清零端B、同步清零端C、异步置数端D、同步置数端

考题 集成计数器74LS161是()计数器。A、二进制同步可预置B、二进制异步可预置C、二进制同步可清零D、二进制异步可清零

考题 电路中各触发器状态改变有先有后是异步的,用它作成的计数器是()。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器

考题 二进制异步减法计数器的接法必须把低位触发器的Q端与高位触发器的CP端相连。

考题 同步二进制计数器的电路比异步二进制计数器复杂,所以实际应用中较少使用同步二进制计数器。

考题 74LS160是()。A、同步计数器B、异步计数器C、十进制计数器D、二进制计数器

考题 时序逻辑电路的计数器计数模与规定值不符时,要检查清零端是同步还是异步清零。

考题 以下是74LS161同步四位二进制计数器功能的是()A、同步预置数B、异步清零C、同步清零D、双时钟E、脉冲输出

考题 40193的特点有()A、低功耗TTL兼容B、异步清零C、同步清零D、二进制加减计数E、宽电源电压范围

考题 集成计数器40192置数方式是()。A、同步0有效B、异步0有效C、异步1有效D、同步1有效

考题 以下是74LS160同步四位十进制计数器功能的是()A、同步预置数B、异步清零C、直接清零D、双时钟E、脉冲输出

考题 时序逻辑电路的计数器直接取相应的进制数相应门电路送到()端。A、异步清零端B、同步清零端C、异步置数端D、同步置数端

考题 对于下降沿触发的异步二进制加法计数器,高位触发器的()端应与低位的Q端相连。

考题 同步计数器和异步计数器的区别是()。A、前者各触发器的触发脉冲相同,而后者不同B、前者有同步清零端,而后者有异步清零端C、前者有同步置数端,而后者异步置数端D、前者靠同步输入端控制计数规律,而后者靠异步输入端控制计数规律

考题 单选题四位异步二进制减法计数器,先清零,2个脉冲后输出状态为()A 1110B 0010C 1011D 0001

考题 单选题电路中各触发器状态改变有先有后是异步的,用它作成的计数器是()。A 同步计数器B 异步计数器C 二进制计数器D 四进制计数器

考题 多选题74LS160是()。A同步计数器B异步计数器C十进制计数器D二进制计数器