考题
设计一个十进制计数器,需要的触发器个数至少为()。
A.2个B.4个C.6个D.10
考题
若希望采用触发器设计一个六进制同步计数器,故需要()个触发器。
A、3B、2C、6D、4
考题
要构成5进制计数器,至少需要()个触发器。
A、0B、1C、2D、3
考题
一位8421BCD计数器，至少需要()个触发器A、3B、4C、5D、10
考题
一位8421BCD码计数器至少需要()个触发器。A、3B、4C、5D、10
考题
设计一个8421码加1计数器,至少需要()触发器
A.3B.4C.6D.10
考题
设计模值为36的计数器至少需要()级触发器。
A、3B、4C、5D、6
考题
用JK触发器搭12进制计数器，最少需要( )个JK触发器。A、12
B、6
C、4
D、3
考题
欲构成能记最大十进制数为999的计数器，至少需要多少个双稳态触发器？( )A.10
B.100
C.1000
考题
一个由触发器组成的计数器，要求能记录100个计数脉冲，至少需要（）个触发器。A、5B、7C、8
考题
异步计数器的特点是（）A、异步计数器中的触发器没有一个共同的时钟脉冲B、异步计数器不需要时钟脉冲C、异步计数器的触发器共用一个时钟脉D、异步计数器只能做减法计数器
考题
8421BCD码的二―十进制计数器状态是（）时，再输入一个计数脉冲，计数状态为0000，然后向高位发进位信号。
考题
产生序列11101000，至少需要（）个触发器。
考题
设计一个8421码加1计数器，至少需要（）触发器。A、3个B、4个C、6个D、10个
考题
一位十进制计数器至少需要（）个触发器。A、3B、4C、5D、10
考题
实现一个十进制的可逆计数器，至少需要（）个触发器。A、3B、4C、5D、6
考题
构造一个模10同步计数器，需要（）触发器。A、3个B、4个C、5个D、10个
考题
设计一个模65的同步计数器，至少需要（）个触发器。
考题
一个十进制计数器至少需要（）个触发器。A、3B、4C、5D、10
考题
用触发器组成12进制数计数器，至少应用触发器的个数为（）个。A、2B、3C、4D、5
考题
—个十进期计数器，至少霱要（）个触发器构成。A、 2B、 3C、 4D、 5
考题
判断题用移位寄存器可以构成8421BCD码计数器。A
对B
错
考题
单选题用触发器组成12进制数计数器，至少应用触发器的个数为（）个。A
2B
3C
4D
5
考题
单选题设计模值为36的计数器至少需要（）级触发器。A
3B
4C
5D
6
