考题
要构成5进制计数器,至少需要()个触发器。
A、0B、1C、2D、3
考题
构成同步二进制计数器一般应选用的触发器是A、D触发器B、R-S触发器C、J-K触发器D、T触发器
考题
十二进制加法计数器需要_________个触发器构成。
A.8;B.16;C.4;D.3
考题
试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。
考题
试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
考题
用JK触发器搭12进制计数器，最少需要( )个JK触发器。A、12
B、6
C、4
D、3
考题
由JK触发器组成的应用电器如图所示，设触发器的初值都为0，经分析可知是一个：
A.同步二进制加法计算器
B.同步四进制加法计算器
C.同步三进制加法计算器
D.同步三进制减法计算器
考题
图示时序逻辑电路是一个（ ）。
附：触发器的逻辑状态表为：
A、左移寄存器
B、右移寄存器
C、异步三位二进制加法计数器
D、同步六进制计数器
考题
按各触发器的状态转换与CP的关系分类，计数器可为什么类型的计数器？( )A.加法、减法及加减可逆
B.同步和异步
C.二、十和M进制
考题
图所示逻辑电路，设触发器的初始状态均为0，当
时，该电路实现的逻辑功能是（ ）。
A．同步十进制加法计数器
B．同步八进制加法计数器
C．同步六进制加法计数器
D．同步三进制加法计数器
考题
由JK触发器组成的应用电器如图所示，设触发器的初值都为Q，经分析可知是一个：
A.同步二进制加法计算器
B.同步四进制加法计算器
C.同步三进制加法计算
D.同步三进制减法计算器
考题
用D触发器可以组成（）A、加法计数器B、减法计数器C、移位寄存器D、多谐振荡器E、施密特触发器
考题
异步二进制计数器基本计数单元是（）A、T触发器B、计数触发器C、RS触发器D、D触发器
考题
异步计数器的特点是（）A、异步计数器中的触发器没有一个共同的时钟脉冲B、异步计数器不需要时钟脉冲C、异步计数器的触发器共用一个时钟脉D、异步计数器只能做减法计数器
考题
用触发器设计一个同步十七进制计数器所需要的触发器数目是（）。A、2B、3C、4D、5
考题
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
考题
二进制异步减法计数器的接法必须把低位触发器的Q端与高位触发器的CP端相连。
考题
根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分（）计数器。A、加法、减法及加减可逆B、同步和异步C、二、十和N进制D、摩尔型和米里型
考题
将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
考题
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、2B、6C、7D、8E、10
考题
构造一个十进制的异步加法计数器，需要多少个（）触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是（）。
考题
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、1B、6C、8D、10
考题
计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。A、2个B、4个C、5个D、10个
考题
异步二进制计数器基本计数单元是（）。A、T触发器B、计数触发器C、JK触发器D、D触发器E、RS触发器
考题
对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。
考题
单选题用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A
1B
6C
8D
10
考题
单选题电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A
同步计数器B
异步计数器C
二进制计数器D
四进制计数器