网友您好, 请在下方输入框内输入要搜索的题目:
题目内容
(请给出正确答案)
利用两片并行进位加法器74283和必要的门电路设计一个8421BCD码加法器。8421BCD码的运算规则是:当两数之和小于等于9(1001)时,所得结果即为输出;当所得结果大于9时,则应加上6(0110)。
参考答案和解析
C4+F4F3+F4F2
更多 “利用两片并行进位加法器74283和必要的门电路设计一个8421BCD码加法器。8421BCD码的运算规则是:当两数之和小于等于9(1001)时,所得结果即为输出;当所得结果大于9时,则应加上6(0110)。” 相关考题
考题
加法器有串行进位和并行进位两种连接方式:()
A、串行进位加法器的电路结构简单,工作速度慢。B、并行进位加法器的速度快,电路结构复杂。C、串行进位加法器的电路结构简单,工作速度快。D、并行进位加法器的速度慢,电路结构简单。
考题
七段显示译码器,当译码器七个输出端状态为abcdefg=0011111时(高电平有效),译码器输入状态(8421BCD码)应为( )。
A.0011;B.0110;C.0101;D.0100
考题
用二进制加法器对二—十进制编码的十进制数求和,当和的本位十进制数二—十进制编码小于等于1001且向高位无进位时,(12);当和小于等于1001且向高位有进位时,(13);当和大于1001时,(14)。A.不需进行修正B.需进行加6修正C.需进行减6修D.进行加6或减6修正,需进一步判别
考题
用二进制加法器对二—十进制编码的十进制数求和,当和的本位十进制数的二—十进制编码小于等于1001且向高位无进位时,(52):当和小于等于1001且向高位有进位时,(53);当和大于1001时,(54)。A.不需进行修正B.需进行加6修正C.需进行减6修正D.进行加6或减6修正,需进一步判别
考题
将下列8421BCD码、5211BCD码和余三BCD码转换成十进制数: (1)(10010100.001)8421BCD; (2)(100110100.01101)5421BCD; (3)(10110001010.1011)5211BCD; (4)(10110100.101)余三BCD。
考题
单选题8421码十进制加法器运算结果有个()修正问题。A
补3B
补4C
补5D
补6
热门标签
最新试卷