用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）

题目内容（请给出正确答案）

参考答案

考题常用的硬件描述语言有() A.VHDL、Verilog、c语言B.ABEL、c++C.VHDL、Verilog、ABELD.汇编语言、ABEL、VHDL

查看答案

考题数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）

查看答案

考题用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）

查看答案

考题用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）

查看答案

考题用perl或TCL/Tk实现一段字符串识别和比较的程序。（未知）

查看答案

考题利用集成计数器的同步置数功能构成N进制计数器时,写二进制代码的数是（).A．NB．N-1C．N+1D．2N

查看答案

考题利用集成计数器的异步清零功能构成N进制计数器时,写二进制代码的数是（).A．NB．N-1C．N+1D．2N

查看答案

考题用74161、7455和7400各一片，设计一个双模计数器当X=0时，进行7进制计数，当X=1时，实现15进制计数；（要求：给出设计过程，电路图或VHDL程序，仿真波形，以图片格式上传）

查看答案

考题利用集成计数器的同步清零功能构成N进制计数器时，写二进制代码的数是（）A．NB．2NC．N-1D．N+1

查看答案

热门标签