网友您好, 请在下方输入框内输入要搜索的题目:

题目内容 (请给出正确答案)
填空题
动态存储器的刷新是按()(填行或列)进行;若存储单体的容量为64K,采用双译码且地址线平均送到两个译码器中,则刷新地址计数器的模为()。

参考答案

参考解析
解析: 暂无解析
更多 “填空题动态存储器的刷新是按()(填行或列)进行;若存储单体的容量为64K,采用双译码且地址线平均送到两个译码器中,则刷新地址计数器的模为()。” 相关考题
考题 在现行PC机中,常用存储器地址线中的低10位作输入/输出口地址线。设某接口芯片内部有16个端口,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为( )。A.全部10位地址线B.其中的高8位地址线C.其中的高6位地址线D.其中的高4位地址线

考题 用十六进制给存储器中的字节地址进行编号,若地址编号从0000到FFFF,则该存储器的容量为【 】KB。

考题 使用动态存储器件的存储电路必须有(43)。A.数据B.地址C.校验电路D.刷新电路

考题 设存储器的地址线有16条,基本存储单元为字节,若采用2K×4位芯片,按全译码方法组成按字节编址的存储器,当该存储器被扩充成最大容量时,需要此种存储2S芯片的数量是【 】片。

考题 为保持存储信息不丢失,在动态存储器件的存储电路中必须有些(22)。A.数据B.地址C.校验电路D.刷新电路

考题 对存储器按字节进行编址,若某存储器芯片共有10根地址线,则该存储器芯片的存储容量为A.1KBB.2KBC.4KBD.8KB

考题 在ROM存储器中必须有(9)电路。A.地址译码B.数据写入C.刷新D.再生

考题 设存储器的地址线为20条,存储单元为字节,使用全译码方式组成存储器,该系统构成最大存储器容量需要64K×1位的存储器芯片的数量是( )。A.16片B.32片C.64片D.128片

考题 存储器组成中,若某块存储芯片采用部分译码法,有2条地址线未使用,则该存储芯片中的每个单元有A.1个地址号B.2个地址号C.3个地址号D.4个地址号

考题 动态存储器刷新时只需要提供()地址。A、行地址B、列地址C、行、列地址D、以上都不对

考题 刷新存储器的重要性能指标是它的带宽,若显示工作方式采用分辨率为1024╳1024,颜色深度为24位,帧频(刷新速率)为72Hz,求刷新存储器的容量是多少?

考题 设存储器的地址线为20条,存储单元为字节,使用全译码方式组成存储器,该系统构成最大容量需要64K×1位的存储器芯片的数量是()A、16B、32C、64D、128

考题 存储器与CPU进行连接时,如果使用了译码器,则译码器的输出应接到存储器的:()A、数据线B、地址线C、写选通D、片选

考题 74L373是()A、程序存储器;B、地址锁存器;C、地址译码器;D、数据存储器。

考题 动态存储器的刷新是按()(填行或列)进行;若存储单体的容量为64K,采用双译码且地址线平均送到两个译码器中,则刷新地址计数器的模为()。

考题 动态RAM的特点是什么?动态RAM存储器芯片刷新工作的条件是什么?一个64K位芯片每刷新一次可刷新多少个存储单元?

考题 某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:【**,★,包捷5.2,编号3.3,3.5.2】 该机主存采用64K×1位的DRAM芯片(内部为4个128×128阵列)构成最大主存空间,则共需()个芯片;若采用异步刷新方式,单元刷新间隔为2ms,则刷新信号的周期为()。

考题 有一个64K×16位的存储器,由16K×1位的DRAM芯片(芯片内是128×128结构)构成,存储器读/写周期为500ns,试问: 1)需要多少片DRAM芯片? 2)采用异步刷新方式,如单元刷新间隔不超过2ms,则刷新信号周期是多少? 3)如果采用集中刷新方式,存储器刷新一遍最少用多少时间?

考题 已知有16K×1的DRAM芯片,其引脚功能如下:地址输入A6~A0,行地址选择RAS,列地址选择CAS,数据输入端DIN,数据输出端DOUT,控制端WE。请用给定芯片构成256KB的存储器,采用奇偶校验。试问:若芯片内部采用128×128矩阵排列,求异步刷新时该存储器的刷新间隔。

考题 ROM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可有()个字。A、10B、102C、210D、104

考题 在ROM存储器中必须有()电路。A、数据写入B、再生C、地址译码D、刷新

考题 问答题某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:【**,★,包捷5.2,编号3.3,3.5.2】 该机主存采用64K×1位的DRAM芯片(内部为4个128×128阵列)构成最大主存空间,则共需()个芯片;若采用异步刷新方式,单元刷新间隔为2ms,则刷新信号的周期为()。

考题 单选题在ROM存储器中必须有()电路。A 数据写入B 再生C 地址译码D 刷新

考题 问答题已知有16K×1的DRAM芯片,其引脚功能如下:地址输入A6~A0,行地址选择RAS,列地址选择CAS,数据输入端DIN,数据输出端DOUT,控制端WE。请用给定芯片构成256KB的存储器,采用奇偶校验。试问:若芯片内部采用128×128矩阵排列,求异步刷新时该存储器的刷新间隔。

考题 问答题动态RAM的特点是什么?动态RAM存储器芯片刷新工作的条件是什么?一个64K位芯片每刷新一次可刷新多少个存储单元?

考题 问答题有一个64K×16位的存储器,由16K×1位的DRAM芯片(芯片内是128×128结构)构成,存储器读/写周期为500ns,试问: 1)需要多少片DRAM芯片? 2)采用异步刷新方式,如单元刷新间隔不超过2ms,则刷新信号周期是多少? 3)如果采用集中刷新方式,存储器刷新一遍最少用多少时间?

考题 问答题刷新存储器的重要性能指标是它的带宽,若显示工作方式采用分辨率为1024╳1024,颜色深度为24位,帧频(刷新速率)为72Hz,求刷新存储器的容量是多少?