网友您好， 请在下方输入框内输入要搜索的题目：

题目内容 （请给出正确答案）
CPU的工作周期为20ns，主存存取周期为10ns，此时DMA接口适合采用()方式与CPU共享主存。

A.停止CPU访问主存
B.周期挪用
C.DMA与CPU交替访存
D.以上无正确选项

参考答案

参考解析
解析：由于CPU工作周期为主存周期的2倍，故可将其分为两个分周期，其中一个供DMA接口访存，另一个供CPU访存，即DMA与CPU交替访存，这样可以在不影响CPU效率的前提下充分利用主存带宽。
更多 “CPU的工作周期为20ns，主存存取周期为10ns，此时DMA接口适合采用()方式与CPU共享主存。A.停止CPU访问主存 B.周期挪用 C.DMA与CPU交替访存 D.以上无正确选项” 相关考题
考题 DMA方式传送数据时,哪种方式既保证了DMA传送数据又保证了CPU与主存的效率() A、周期挪用B、CPU暂停访问C、CPU交替访问
查看答案
考题 DMA方式传送数据时,哪种方式可以解决DMA接口与CPU争夺访问主存的问题() A、周期挪用B、CPU暂停访问C、CPU交替访问
查看答案
考题 ● 为了解决CPU 与主存速度不匹配的问题，通常采用的方法是 （16） 。（16）A. 采用速度更快的主存B. 在CPU 和主存之间插入少量的高速缓冲存储器C. 在CPU 周期中插入等待周期D. 扩大主存的容量
查看答案
考题 假设某CPU的时钟周期为5ns，所访问的主存的存取周期为60ns，为了正确读出主存中的指令和数据，还需在总线周期中插入两个等待状态，则此CPU的总线周期应该为( )。A．10nsB．20nsC．40nsD．50ns
查看答案
考题 DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称为________。A．停止CPU访问主存B．周期挪用C．DMA与CPU交替访问
查看答案
考题 指令周期是指(43)。A．CPU从主存取出一条指令的时间B．CPU执行一条指令的时间C．CPU从主存取出一条指令加上执行该条指令的时间D．时钟周期的时间
查看答案
考题 在CPU执行一段程序的过程中，Cache的存取次数为4600次，由主存完成的存取次数为400次。若Cache的存取周期为5ns，主存的存取周期为25ns，则CPU的平均访问时间为______ns。A．5.4B．6.6C．8.8D．9.2
查看答案
考题 指令周期是( )。A．CPU执行一条指令的时间B．CPU从主存取出一条指令的时间C．CPU从主存取出一条指令加上执行这条指令的时间D．CPU从主存取出三条指令的时间
查看答案
考题 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。A．10B．11.60C．11.68D．50
查看答案
考题 DMA工作方式下，在__（4）__之间建立了直接的数据通路。A．CPU与外设B．CPU与主存C．主存与外设D．外设与外设
查看答案
考题 在CPU执行一段程序的过程中，cache的存取次数为3800次，由主存完成的存取次数为200次。若cache的存取周期为5ns，主存的存取周期为25ns，则cache的命中率为(1)；CPU的平均访问时间为(2)ns。A．0.93B．0.95C．0.97D．0.99
查看答案
考题 DMA工作方式下，在（ ）之间建立了直接的数据通路。A.CPU与外设 B.CPU与主存 C.主存与外设 D.外设与外设
查看答案
考题 DMA工作方式是在（ ）之间建立直接的数据通路。A.CPU与外设 B.CPU与主存 C.主存与外设 D.外设与外设
查看答案
考题 ● 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU 访问存储系统的平均访问时间是 （30） ns，该Cache -主存系统的效率是 （31） 。（30）A. 10B. 11.60C. 11.68D. 50（31）A. 0.856B. 0.862C. 0.958D. 0.960
查看答案
考题 指令周期是指()。A.CPU从主存取出一条指令的时间间 B.CPU执行一条指令的时间 C.CPU从主存取出一条指令加上执行这条指令的时间 D.时钟周期时间
查看答案
考题 CPU执行一段时间时，Cache完成存取的次数为3900次，主存完成的存取次数为100次，已知Cache的存储周期为40ns，主存的存储周期为240ns。求Cache/主存系统的效率和平均访问时间？
查看答案
考题 指令周期是指（）。A、CPU从主存取出一条指令的时间B、CPU执行一条指令的时间C、CPU从主存取出一条指令加上执行这条指令的时间D、时钟周期时间
查看答案
考题 CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存为250ns，求Cache/主存系统的效率和平均访问时间。
查看答案
考题 为了解决CPU和主存速度不匹配的问题，通常采用的方法是（）。A、采用速度更快的主存B、在CPU和主存之间插入少量的高速缓冲存储器C、在CPU周期中插入等待周期D、扩大主存的容量
查看答案
考题 指令周期是指（）A、CPU从主存取出一条指令的时间B、CPU执行一条指令的时间C、CPU从主存取出一条指令加上执行这条指令的时间D、时钟周期
查看答案
考题 DMA方式是在（）A、CPU与主存B、外设与外设C、主存与外围设备D、CPU内部
查看答案
考题 某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？
查看答案
考题 问答题CPU执行一段时间时，Cache完成存取的次数为3900次，主存完成的存取次数为100次，已知Cache的存储周期为40ns，主存的存储周期为240ns。求Cache/主存系统的效率和平均访问时间？
查看答案
考题 问答题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】CPU访问内存的平均访问时间是多少？
查看答案
考题 单选题DMA方式传送数据时，哪种方式既保证了DMA传送数据又保证了CPU与主存的效率（）A 周期挪用B CPU暂停访问C CPU交替访问
查看答案
考题 单选题DMA方式传送数据时，哪种方式可以解决DMA接口与CPU争夺访问主存的问题（）A 周期挪用B CPU暂停访问C CPU交替访问
查看答案
考题 问答题CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存为250ns，求Cache/主存系统的效率和平均访问时间。
查看答案
热门标签
最新试卷