网友您好, 请在下方输入框内输入要搜索的题目:

题目内容 (请给出正确答案)

11、有10条地址线的半导体存储芯片,若采用字译码方式,则有()条储单元选择控制线。

A.1024

B.2048

C.32

D.64


参考答案和解析
A
更多 “11、有10条地址线的半导体存储芯片,若采用字译码方式,则有()条储单元选择控制线。A.1024B.2048C.32D.64” 相关考题
考题 存储芯片内的地址译码有______和______两种方式。

考题 下面关于译码的叙述中,错误的是A.地址的低位一般用于产生片选信号B.采用全译码方式时,芯片的地址是唯一的,不会出现地址重叠C.用线选产生片选信号,会造成芯片地址重叠D.采用部分译码方式时,会造成芯片间地址可能不连续

考题 下面说法中正确的是()。A、部分译码方式时,存储器芯片中的一个存储单元有唯一地址。B、线选方式时存储器芯片中的一个存储单元有多个地址。地址不可能不连续。需要译码。C、全译码方式是指存储器芯片中的每一个存储单元对应一个唯一的地址。D、DMA方式与中断方式传输数据的方法是一样的。

考题 存储芯片内的地址译码有线性译码和【 】两种方式。

考题 设存储器的地址线有15条,存储单元为字节,采用2K×4位芯片,按全译码方法组成存储器,当该存储器被扩充成最大容量时,需要此种存储芯片的数量是( )。A.16片B.32片C.64片D.128片

考题 设存储器的地址线有16条,基本存储单元为字节,若采用2K×4位芯片,按全译码方法组成按字节编址的存储器,当该存储器被扩充成最大容量时,需要此种存储2S芯片的数量是【 】片。

考题 存储器组成中,若某块存储芯片采用部分译码法,有2条地址线未使用,则该存储芯片中的每个单元有A.1个地址号B.2个地址号C.3个地址号D.4个地址号

考题 某256×1位的存储芯片内部结构为16×16的存储元矩阵,且采用“重合法”的译码驱动方式来选择存储元,则该芯片引脚中地址线的数目为()。A.256 B.32 C.16 D.8

考题 地址总线为A15(高位)~A0(低位),若用1K×4的存储芯片组成4K字节存储器,并且以地址总线的高位做片选,则加在各存储芯片上的地址线是()。A.A15~A0 B.A11~A0 C.A9~A0 D.A8~A0

考题 在统一编址的方式下,区分存储单元和I/O设备是靠()。A.不同的地址码 B.不同的地址线 C.不同的控制线 D.不同的数据线

考题 存储器芯片的容量通常用a×b方式表示,a为字数,b为每个字的位数则2k×16有()位地址线和数据线A、11条地址线,16条数据线B、16条地址线,8条数据线C、24条地址线,32条数据线D、32条地址线,4条数据线

考题 内存容量为16KB的存储芯片,数据线8条,地址线为()A、13条B、14条C、15条D、16条

考题 若存储体中有1K个存储单元,采用双译码方式时要求译码输出线为()A、64B、32C、560D、9

考题 I/O编址方式为统一编址时,存储单元和I/O设备是靠()来区分的。A、不同的地址线B、不同的地址码C、不同的控制线D、都不对

考题 半导体存储器芯片的译码驱动方式有几种?

考题 6116芯片地址及数据线的条数分别为()A、11条地址线,16条数据线B、10条地址线,8条数据线C、11条地址线,8条数据线D、10条地址线,16条数据线

考题 设某系统的CPU有地址线16条,连接了4K ROM和1K RAM。已知ROM用8708芯片(1024×8),RAM用2114芯片(1024×4)。若用高位地址线全译码输出作为各芯片的选片信号,最高地址的4条输出线接ROM,最低地址的输出线接RAM,则各片的地址范围是多少? 

考题 设某系统有20条地址线,现欲以4K×1b的RAM芯片构成64KB的存储系统,试问:需要()片这样的芯片。用全译码方式进行地址译码,参与片外译码的地址线是()条。

考题 用2K×4位RAM构成64KB的存储系统,需要多少RAM芯片?需要多少位地址作为片外地址译码?设系统为20位地址线,采用全译码方式。

考题 某半导体静态存储器芯片的地址线为A12-AO,数据线为D3~DO,若组成容量为64KB存储器,需要该种存储芯片的片数为()A、16片B、8片C、4片D、2片

考题 若地址总线为A15(高位)~A0(低位),若用2KB的存储芯片组成8KB存储器,则加在各存储芯片上的地址线是()。A、A11~A0B、A10~A0C、A9~A0D、A8~A0

考题 ROM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可有()个字。A、10B、102C、210D、104

考题 字节单元和字单元如何区分?若给出一个地址,如何知道要访问的是字节单元还是字单元?

考题 当单片机所有多余的地址线都接到译码器的信号输入端时,这种译码方式称为()。A、线译码B、部分译码C、全译码D、混合译码

考题 2048×8位的存储芯片,地址线和数据线各有几位,有多少个基本存储单元?

考题 单选题内存容量为16KB的存储芯片,数据线8条,地址线为()A 13条B 14条C 15条D 16条

考题 单选题在存储器连线时,线片控制采用()方式时,不存在()的问题,即所分配的地址是连续的。A 全译码地址重叠B 线选控制地址浮动C 线选控制地址重叠D 全译码地址浮动

考题 单选题若存储体中有1K个存储单元,采用双译码方式时要求译码输出线为()A 64B 32C 560D 9