网友您好, 请在下方输入框内输入要搜索的题目:

题目内容 (请给出正确答案)
单选题
某CPU主频为1.03GHz,采用4级指令流水线,每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令,在其执行过程中没有发生任何流水线阻塞,此时流水线的吞吐率为(  )。
A

0.25×109条指令/秒

B

0.97×109条指令/秒

C

1.0×109条指令/秒

D

1.03×109条指令/秒


参考答案

参考解析
解析:
采用4级指令流水线执行100条指令,在执行过程中共用4+(100-1)=103个时钟周期。CPU的主频是1.03GHz,也就是说每秒钟有1.03G个时钟周期。流水线的吞吐率为1.03G×100/103=1.0×109条指令/秒,故答案为C。
更多 “单选题某CPU主频为1.03GHz,采用4级指令流水线,每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令,在其执行过程中没有发生任何流水线阻塞,此时流水线的吞吐率为(  )。A 0.25×109条指令/秒B 0.97×109条指令/秒C 1.0×109条指令/秒D 1.03×109条指令/秒” 相关考题
考题 下面是关于Pentium 4微处理器中指令流水线的叙述,其中错误的是A.有多条指令流水线B.每条指令流水线有多级C.每级流水线的执行时间需要多个时钟周期D.采用指令流水线结构有利于提高微处理器的运算速度

考题 下面关于Pentium引入的超标量流水线技术描述正确的是__。A.在内部有可以并行执行的5条整数处理流水线B.可以达到每个时钟周期执行2条指令C.可以达到每个时钟周期执行5条指令D.有两个缓冲区

考题 具有两条流水线的CPU,一般情况下每个时钟周期可以执行( )。A.一条指令B.两条指令C.三条指令D.四条指令

考题 具有两条指令流水线的CPU,一般情况下,每个时钟周期可以执行( )。A.一条指令B.二条指令C.三条指令D.四条指令

考题 某CPU的主振频率为100 MHz,平均每个机器周期包含4个主振周期。各类指令的平均机器周期数和使用频度如表2.9所示,则该计算机系统的速度为平均约(5)兆指令/秒。若某项事务处理工作所要执行的机器指令数是控制程序(以访内、比较与转移等其他指令为主)220000条指令和业务程序(以包括乘除在内的算术逻辑运算为主)90000条指令,且指令使用频度基本如表2.9所示,则该计算机系统的事务处理能力约为(6)项/秒。若其他条件不变,仅提高主振频率至150 MHz,则此时该计算机速度为平均约(7)兆指令/秒,对上述事务的处理能力约为(8)项/秒。若主频仍为100 MHz,但由于采用了流水线和专用硬件等措施,使各类指令的每条指令平均机器周期数都变为1.25,则此时计算机的速度平均约(9)兆指令/秒。A.1B.5C.10D.15E.20

考题 某指令流水线由5段组成,各段所需要的时间如下图所示。连续输入100条指令时的吞吐率为( )。A.B.C.D.

考题 在指令流水线中,最大吞吐率是指A.流水线上所完成指令的最大数量B.流水线达到稳定状态后可获得的吞吐率C.流水线上所完成指令或输出结果的数量D.流水线工作中能达到的吞吐率

考题 具有流水线结构的CPU,一般情况下指令的执行时间主要取决于( )。A.指令执行的步骤B.CPU有无等待状态C.CPU的时钟周期D.CPU内的Cache存储器的大小

考题 具有指令流水线结构的CPU,一般情况下指令的执行时间主要取决于(66) 。 A. 执行指令的步骤 B. CPU有无等待状态 C. CPU的时钟周期 D. CPU内的Cache存储器大小

考题 某计算机系统采用5级流水线结构执行指令,设每条指令的执行由取指令( 2△t)、分析指令( 1△t)、取操作数(3△t)、运算(1△t).写回结果 (2△t)组成,并分别用5个子部件完成,该流水线的最大吞吐率为(请作答此空) ;若连续向流水线拉入10条指令,则该流水线的加速比为( ) 。

考题 某计算机系统采用5级流水线结构执行指令,设每条指令的执行由取指令(4△t)、分析指令( 2△t)、取操作数(6△t)、运算(2△t) , 写回结果(4△t)组成,并分别用5个子部件完成,该流水线的最大吞吐率为( ) ;若连续向流水线拉入10条指令,则该流水线的加速比为(请作答此空)。 A. 1:10 B. 2:1 C.5:2 D. 3:1

考题 某计算机系统采用5级流水线结构执行指令,设每条指令的执行由取指令(3△t)、分析指令(1△t)、取操作数(5△t)、运算(1△t), 写回结果(2△t)组成,并分别用5个子部件完成,该流水线的最大吞吐率为( )。

考题 下列关于流水线方式执行指令的叙述中,不正确的是( )。A.流水线方式可提高单条指令的执行速度 B.流水线方式下可同时执行多条指令 C.流水线方式提高了各部件的利用率 D.流水线方式提高了系统的吞吐率

考题 某计算机系统采用5级流水线结构执行指令,设每条指令的执行由取指令(2 Δt )、分析指令(1Δt )、取操作数(3Δt )、运算(1Δt )和写回结果(2Δt ) 组成, 并分别用5 个子部件完成,该流水线的执行周期为(请作答此空) ;若连续向流水线输入10条指令,该流水线完成的时间为( )。A.3Δt B.1Δt C.2Δt D.7Δt

考题 某计算机系统采用4级流水线结构执行命令,设每条指令的执行由取指令(2Δt)、分析指令(1Δt)、取操作数(3Δt)、运算并保存结果(2Δt)组成(注:括号中是指令执行周期)。并分别用4个子部件完成,该流水线的最大吞吐率为(请作答此空);若连续向流水线输入5条指令,则该流水线的加速比为( )。A.1 B.1/2Δt C.1/3Δt D.1/8Δt

考题 某计算机系统采用4级流水线结构执行命令,设每条指令的执行由取指令(2Δt)、分析指令(1Δt)、取操作数(3Δt)、运算并保存结果(2Δt)组成(注:括号中是指令执行周期)。并分别用4个子部件完成,该流水线的最大吞吐率为( );若连续向流水线输入5条指令,则该流水线的加速比为(请作答此空)。A.1:1 B.2:1 C.8:3 D.3:8

考题 某计算机系统采用 5 级流水线结构执行指令,设每条指令的执行由取指令(2 ?t )、分析指令(1?t )、取操作数(3?t )、运算(1?t )和写回结果(2?t ) 组成, 并分别用 5 个子部完成,该流水线的最大吞吐率为(请作答此空 ) ;若连续向流水线输入 10 条指令,则该流水线的加速比为() .A. 1/9?t B. 1/3 ?t C. 1/2?t D. 1/1?t

考题 某指令流水线由5段组成,各段所需要的时间如下图所示。 连续输入100条指令时的吞吐率为( )。

考题 指令流水线右取指(IF) 、译码(ID)、执行 (EX) 、访存(MEM)、写回寄存器堆(WB)五个过程段,共有20条指令连续输入此流水线。  (1)画出流水处理的时空图,假设时钟周期为100ns。  (2)求流水线的实际吞吐率(单位时间里执行完毕的指令数)。

考题 在高速计算机中,广泛采用流水线技术。例如,可以将指令执行分成取指令、分析指令和执行指令3个阶段,不同指令的不同阶段可以(1)执行;各阶段的执行时间最好(2);否则在流水线运行时,每个阶段的执行时间应取(3)。空白(2)处应选择()A、为0B、为1个周期C、相等D、不等

考题 假定最复杂的一条指令所用的组合逻辑分成6块,依次为A~F,其延迟分别为80ps、30ps、60ps、50ps、70ps、10ps。在这些组合逻辑块之间插入必要的流水段寄存器就可实现相应的指令流水线,寄存器延迟为20ps。理想情况下,以下各种方式所得到的时钟周期、指令吞吐率和指令执行时间各是多少?应该在哪里插入流水线寄存器?吞吐量最大的流水线

考题 假定某计算机工程师想设计一个新CPU,一个典型程序的核心模块有一百万条指令,每条指令执行时间为100ps。实际流水线并不是理想的,流水段间数据传送会有额外开销。这些开销是否会影响指令执行时间(Instruction latency)和指令吞吐率(Instruction throughput)?

考题 基本DLX流水线中,假设分支指令需要4个时钟周期,其它指令需要5个时钟周期,分支指令占总指令数的12%,问CPI=(),若把ALU指令的写回提前到MEM段,ALU指令占总指令数的44%,则PI=()。

考题 CPU中有一条以上的流水线且每个时钟周期可以完成一条以上指令的技术是()A、流水线技术B、超流水线技术C、倍频技术D、超标量技术

考题 CPU内使用流水线技术后,下列说法可能的是()A、取指令和执行指令同步进行B、取指令和执行指令异步进行C、正在执行的指令与流水线中的指令冲突D、流水线内的指令无效E、流水线取指与执行的指令有关F、流水线取指与执行的指令无火

考题 多选题CPU内使用流水线技术后,下列说法可能的是()A取指令和执行指令同步进行B取指令和执行指令异步进行C正在执行的指令与流水线中的指令冲突D流水线内的指令无效E流水线取指与执行的指令有关F流水线取指与执行的指令无火

考题 单选题在高速计算机中,广泛采用流水线技术。例如,可以将指令执行分成取指令、分析指令和执行指令3个阶段,不同指令的不同阶段可以(1)执行;各阶段的执行时间最好(2);否则在流水线运行时,每个阶段的执行时间应取(3)。空白(2)处应选择()A 为0B 为1个周期C 相等D 不等