网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
问答题
试问单管DRAM单元的读出是不是破坏性的？怎样补充这一不足？（选作）有什么办法提高refresh time？
参考答案
参考解析
解析：
暂无解析
更多 “问答题试问单管DRAM单元的读出是不是破坏性的？怎样补充这一不足？（选作）有什么办法提高refresh time？” 相关考题
考题
下列关于存储器的描述，正确的有A．CPU访存时间由存储器容量决定 B．ROM和RAM在存储器中是统一编址的C．ROM中任一单元不可以随机访问 D．DRAM是破坏性读出，因此需要读后重写
考题
DRAM是靠MOS电路中的栅极电容上的电荷来记忆信息的。为了防止数据丢失，需定时给电容上的电荷进行补充，这是通过以一定的时间间隔将DRAM各存储单元中的数据读出并再写入实现的，该过程称为DRAM的______。
考题
下列关于存储器的描述，正确的是(12)。A．CPU访存时间由存储器容量决定B．ROM和RAM在存储器中是统一编址的C．ROM中任一单元可以随机写入D．DRAM是破坏性读出，因此需要读后重写
考题
给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9 －14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温度，增大电容存储容量）（Infineon笔试）
考题
给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9－14b)，问你有什么办法提高*** time，总共有5个问题，记不起来了。（降低温度，增大电容存储容量）（Infineon笔试）
考题
μPD424256的容量为256K×4bit，即芯片内部有256K个存储单元，每个存储单元可存储4位信息。下面关于μPD424256的叙述中，正确的是( )。A．芯片内部有256K个存储单元，因此芯片有18个地址引脚B．芯片的RAS和CAS选通信号主要用于DRAM的刷新C．芯片的数据线有4根，但为减少芯片的引脚数，它们与18个地址信号中的低4位地址线是分时复用的D．DRAM芯片中的存储单元除像μPD424256那样存储4位信息外，有的DRAM芯片中的存储单元存储1位信息，有些存储8位信息
考题
PC中既使用ROM，也使用SRAM和DRAM。下面关于ROM、SRAM和DRAM的叙述中，错误的是( )。A．ROM芯片掉电后，存放在芯片中的内容会丢失B．PC中CMOS RAM中的信息，在PC关机后一般不会丢失C．由于SRAM的速度比DRAM快，因此，在PC中，SRAM主要用作高速缓冲存储器(Cache)而内存条则由DRAM组成D．DRAM的基本存储电路单元是单管动态存储电路，SRAM的基本存储电路单元是六管静态存储电路，因此，DRAM的集成度比SRAM的集成度高
考题
下列关于主存储器的描述中，正确的是()。Ⅰ.CPU访存时间由存储器容量决定n.ROM和RAM在存储器中是统一编址的Ⅲ.ROM中任意一个单元可以随机访问Ⅳ.DRAM是破坏性读出，因此需要读后重写A.Ⅰ和Ⅱ
B.Ⅱ和Ⅲ
C.Ⅲ和Ⅳ
D.Ⅱ、Ⅲ和Ⅳ
考题
问答题什么是存储器的非破坏性读出？
热门标签
最新试卷
