考题
在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。()
考题
环形计数器如果不作自启动修改,则总有孤立状态存在。()
此题为判断题(对，错)。
考题
当时序电路存在无效循环时该电路不能自启动。()
此题为判断题(对，错)。
考题
时序逻辑电路如图5-5所示,分析电路的功能,写出驱动方程,状态方程,列出状态转换真值表,画出Q2Q1Q0时序波形和状态转换图,说明电路的功能,是否能自启动.假设初始状态为000.
考题
分析图5-3所示的电路,画出电路的状态转换图,说明电路能否自启动.
考题
试用4个D触发器组成自启动4进制环行计数器。
考题
某时序电路的状态图如题图所示，则其为下列哪种电路？（ ）
A． 五进制计数器
B． 六进制计数器
C． 环形计数器
D． 移位寄存器
考题
扭环形计数器与环形计数器比较下面说法正确的是（）A、扭环形计数器与环形计数器比较电路上需要增加译码电路B、扭环形计数器与环形计数器比较电路相对变得简单C、扭环形计数器与环形计数器比较增加了电路的有效状态D、扭环形计数器与环形计数器比较减少了电路的有效状态E、相同位数扭环形计数器与环形计数器比较有效状态减少了一倍
考题
在L、C串联电路中，若XL＞XC，则电路呈容性若XL＜XC，则电路呈感性，若XL=XC，则电路呈线性。
考题
时序逻辑电路的计数控制端无效，则电路处于（）状态。A、计数B、保持C、置1D、置0
考题
时序逻辑电路具有自启动能力的关键是能否从无效状态转入有效状态。
考题
若加计数器的输入电路有上升沿，复位电路（），计数器的当前值加1。
考题
若加计数器的计数输入电路（CU）复位输入电路（），计数器被复位，复位后其常开触点（），常闭触点（），当前值为0。
考题
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
考题
一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。
考题
同步时序逻辑电路中的无效状态是由于状态表没有达到最简导致的。
考题
用来表示时序电路状态转换规律的输入、输出关系的有向图称为（），计数器中有效状态的数目称为计数器的（）
考题
环形计数器如果不作自启动修改，则总有孤立状态存在。
考题
每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则正确的描述是（）。A、模10计数器B、计数器容量为10C、十进制计数器D、十二进制计数器
考题
每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则欠妥的描述是（）。A、模10计数器B、计数容量为10C、十进制计数器D、十二进制计数器
考题
时序逻辑电路的技术控制端无效，则电路处于（）状态。A、计数B、保持C、置1D、置0
考题
若电路的输出与各输入量的状态之间有着一一对应的关系，则此电路是时序逻辑电路。
考题
单选题每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则欠妥的描述是（）。A
模10计数器B
计数容量为10C
十进制计数器D
十二进制计数器
考题
单选题在三态门电路中，若控制端信号无效时器件未被选中，即E＝1，则三态门的状态为（）。A
高阻抗状态B
1状态C
0状态D
输出等于输入
考题
多选题每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则正确的描述是（）。A模10计数器B计数器容量为10C十进制计数器D十二进制计数器
考题
填空题构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。
考题
填空题若加计数器的计数输入电路（CU）（），复位输入电路（R）（），计数器的当前值加1。
考题
填空题若加计数器的计数输入电路（CU）复位输入电路（），计数器被复位，复位后其常开触点（），常闭触点（），当前值为0。