网友您好, 请在下方输入框内输入要搜索的题目:

题目内容 (请给出正确答案)
采用中规模加法计数器74LS161构成的计数器电路如图所示,该电路的进制为(  )。


A. 十一进制
B. 十二进制
C. 八进制
D. 七进制

参考答案

参考解析
解析:74LS161为集成计数器,利用其异步清零功能(即CR=0时置零)实现十二进制记数功能,主循环过程如下图所示。



由图可知,74LS161从0000状态(置零状态)开始计数,当输入第12个CP脉冲(上升沿)时,输出QDQCQBQA=1100,



此时异步清零低电平动作,计数器返回0000状态重新开始计数。
更多 “采用中规模加法计数器74LS161构成的计数器电路如图所示,该电路的进制为(  )。 A. 十一进制 B. 十二进制 C. 八进制 D. 七进制” 相关考题
考题 试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。

考题 图题6-25所示为具有同步清除功能的同步四位二进制加法计数器74LS163组成的计数器电路,试说明该计数电路是多少进制。

考题 图题 6-24所示为异步4位二进制加法计数器74LS293组成的计数器电路,试说明该计数电路是多少进制计数器,并说明复位信号RESET的有效电平,

考题 图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路,试说明该计数电路是多少进制。

考题 采用中规模加法计数器74LS161构成的电路如图所示,该电路构成几进制加法计数器(  )。 A. 九进制 B. 十进制 C. 十二进制 D. 十三进制

考题 由四位二进制同步计算器74161构成的逻辑电路如图所示,该电路的逻辑功能 为( )。 A.同步256进制计数器 C.同步217进制计数器 B.同步243进制计数器 D.同步196进制计数器

考题 图所示逻辑电路,设触发器的初始状态均为0,当 时,该电路实现的逻辑功能是(  )。 A.同步十进制加法计数器 B.同步八进制加法计数器 C.同步六进制加法计数器 D.同步三进制加法计数器

考题 逻辑电路如图所示,该电路实现的逻辑功能是(  )。 A.编码器 B.译码器 C.计数器 D.半加器

考题 电路如图所示,则该电路实现的逻辑功能是(  )。 A.编码器 B.比较器 C.译码器 D.计数器

考题 图示电路中,计数器74163构成电路的逻辑功能为(  )。 A. 同步84进制加法计数 B. 同步73进制加法计数 C. 同步72进制加法计数 D. 同步32进制加法计数

考题 图所示逻辑电路,设触发器的初始状态均为“0”。当RD=1时,该电路的逻辑功能为(  )。 A.同步八进制加法计数器 B.同步八进制减法计数器 C.同步六进制加法计数器 D.同步六进制减法计数器

考题 图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是(  )。 A. 九进制加法计数器,七进制加法计数器 B. 六进制加法计数器,十进制加法计数器 C. 九进制加法计数器,六进制加法计数器 D. 八进制加法计数器,七进制加法计数器

考题 图示是一个集成74LS161集成计数器电路图,则该电路实现的逻辑功能是(  )。 A. 十进制加计数器 B. 四进制加计数器 C. 八进制加计数器 D. 十六进制加计数器

考题 在图示电路中,当开关A、B、C分别闭合时,电路所实现的功能分别为(  )。 A. 8、4、2进制加法计数器 B. 16、8、4进制加法计数器 C. 4、2进制加法计数器 D. 16、8、2进制加法计数器

考题 如图所示异步时序电路,该电路的逻辑功能为(  )。 A. 八进制加法计数器 B. 八进制减法计数器 C. 五进制加法计数器 D. 五进制减法计数器

考题 如图7-65所示电路中,两个D触发器在接受触发脉冲前为均为0,分析电路,该电路是()。 A.异步二进制计数器 B.左移计数器 C.右移计数器 D.同步三进制计数器

考题 扭环形计数器与环形计数器比较下面说法正确的是()A、扭环形计数器与环形计数器比较电路上需要增加译码电路B、扭环形计数器与环形计数器比较电路相对变得简单C、扭环形计数器与环形计数器比较增加了电路的有效状态D、扭环形计数器与环形计数器比较减少了电路的有效状态E、相同位数扭环形计数器与环形计数器比较有效状态减少了一倍

考题 下列电路中,不属于时序逻辑电路的是()A、同步加法计数器B、全加器C、寄存器D、异步减法计数器

考题 在控制电路中,把计数器过去的数抹去,称作(),使计数器置零的电路称作()。

考题 下列不属于组合逻辑电路的加法器为()。A、半加器B、全加器C、多位加法器D、计数器

考题 数字电路中的可逆计数器可作()计数。A、加法B、减法C、加/减D、取反

考题 下列逻辑电路中为时序逻辑电路的是()。A、变量译码器B、加法器C、数码寄存器D、计数器

考题 组合逻辑电路的常用器件有加法器、计数器、编码器等。

考题 构成计数器的最基本的电路是双稳态电路和触发电路。

考题 多选题下列逻辑电路中为时序逻辑电路的是()。A变量译码器B加法器C数码寄存器D计数器

考题 填空题74LS161是一个()个管脚的集成计数器,用它构成任意进制的计数器时,通常可采用()和反馈预置法。

考题 单选题下列电路中,不属于时序逻辑电路的是()A 同步加法计数器B 全加器C 寄存器D 异步减法计数器