网友您好, 请在下方输入框内输入要搜索的题目:

题目内容 (请给出正确答案)

同步字允许差错位越大,漏同步的概率将升高。


参考答案

更多 “同步字允许差错位越大,漏同步的概率将升高。” 相关考题
考题 HDLC是()。 A、面向比特型的同步协议B、面向字符型的同步协议C、同步协议D、面向字计数的同步协议

考题 在同期并列中规定。同步表两侧频率差在( )Hz以内时,才允许将同步表电路接通。 (A)±O.1;(B)±0.2;(C)±0.5;(D)±0.75。

考题 允许失去同步的局部系统作短时的非同步运行而后再同步,必须满足哪些条件?

考题 准同步并列条件规定的允许电压差为不超过额定电压的-5%~0%。

考题 同步发电机进行准同步并列时,依据准同步条件,从并列后迅速进入同步运行角度出发,应控制并列瞬间的()。A、电压差B、频率差C、相角差D、电压差、频率差、相角差

考题 同步信号允许的频率容差为()。A、±15ppmB、±20ppmC、±30ppmD、±50ppm

考题 凸极同步发电机参数Xq称为().A、漏抗;B、纵轴同步电抗;C、横轴同步电抗;D、零序电抗.

考题 各主时钟有共同的标称值,同时不允许它们之间偏离标称值,即不超过容差范围这种允许比特偏差但几乎是同步的工作状态,称之为同步。()

考题 各主时钟有共同的标称值,同时不允许它们之间偏离标称值,即不超过容差范围这种允许比特偏差但几乎是同步的工作状态,称之为()。A、同步B、半同步C、准同步D、异步

考题 漏同步

考题 当接收到的信息序列中,出现同步字相同的码序列时,在对同步字检测时会把他误判为同步字,称为()。

考题 同步字允许差错位越大,假同步的概率将升高。

考题 远动装置中实现同步的方法有()。A、位同步B、假同步C、漏同步D、帧同步E、反同步

考题 SDH映射是指将PDH信号比特经过一定的对应关系,放置到SDH容器中的确切位置上去,这种映射分为()两大类。A、比特同步和字节同步B、位同步和字同步C、同步映射和异步映射D、正码速调整和负码速调整

考题 简述由于信道干扰出现的漏同步和假同步。

考题 在同期并列中规定。同步表两侧频率差在()Hz以内时,才允许将同步表电路接通。A、±O.1B、±0.2C、±0.5D、±0.75

考题 同步电机短路比越大,则()A、同步电抗越小,三相稳态短路电流越大B、同步电抗越小,三相稳态短路电流越小C、同步电抗越大,三相稳态短路电流越大D、同步电抗越大,三相稳态短路电流越小

考题 同步器下限要求是()。A、在允许的最高频率下将负荷减为零;B、在允许的最低频率下将负荷减为零;C、在允许的初参数升高时将负荷减为零;D、在允许的初参数降低时将负荷减为零。

考题 在同期并列中规定,同步表两侧频率差在()Hz以内时,才允许将同步表电路接通。A、±0.1;B、±0.2;C、±0.5;D、±0.75。

考题 采用非同步自动重合闸,非同步重合闸时产生的实际可能最大冲击电流按相角差为180º计算,应不超过规定的允许值。

考题 部颁CTD规约一副帧结构由同步字,控制字,信息字组成,其中可以没有()A、同步字B、控制字C、信息字

考题 为了提高系统的抗干扰能力,应降低识别器的(),以减少漏同步概率。

考题 在同期并列中规定,同步表两侧频率差在()Hz以内时,才允许将同步表电路接通A、±0.1B、±0.2C、±0.5D、±0.75

考题 BUS1000母差保护的K值选取越大,允许流过差电流就大,但差动保护的动作灵敏度将()。A、降低B、不变C、升高

考题 单选题帧同步系统中的后方保护电路是为了防止()A 假同步B 漏同步

考题 单选题连贯式插入法中的群同步保护,在捕捉态时通常要求:()A 判决门限提高,假同步概率提高B 判决门限降低,假同步概率提高C 判决门限提高,假同步概率降低D 判决门限降低,假同步概率降低

考题 单选题连贯式插入法中的群同步保护,在维持态时通常要求( )A 判决门限提高,漏同步概率提高B 判决门限降低,漏同步概率提高C 判决门限提高,漏同步概率降低D 判决门限降低,漏同步概率降低