网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
典型的嵌入式系统存储器层次结构示意图如下所示，存储层次由低到高依次是辅助存储器、主存储器、高速缓存Cache、寄存器，以下叙述中错误的是（ ）。
A.层次越高读写速度越快
B.层次越高存储容量越大
C.高层存储器可以被看作低层存储器的缓存
D.各级存储层次之间存储容量和读写速度呈反比
B.层次越高存储容量越大
C.高层存储器可以被看作低层存储器的缓存
D.各级存储层次之间存储容量和读写速度呈反比
参考答案
参考解析
解析：存储体系，从层次低到层次高，价格越来越贵，容量越来越小，速度越来越快。cache-主存以及主存-辅存是两级存储结构。
更多 “典型的嵌入式系统存储器层次结构示意图如下所示，存储层次由低到高依次是辅助存储器、主存储器、高速缓存Cache、寄存器，以下叙述中错误的是（ ）。 A.层次越高读写速度越快 B.层次越高存储容量越大 C.高层存储器可以被看作低层存储器的缓存 D.各级存储层次之间存储容量和读写速度呈反比” 相关考题
考题
● 以下关于CPU 与主存之间增加高速缓存（Cache）的叙述中，错误的是 （4） 。（4）A. Cache扩充了主存储器的容量B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响C. Cache的有效性是利用了对主存储器访问的局部性特征D. Cache中通常保存着主存储器中部分内容的一份副本
考题
在存储器层次结构中,存储器从速度最快到最慢的排列顺序是()
A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、寄存器-Cache-辅存-主存D、寄存器-Cache-主存-辅存
考题
在计算机系统的存储层次结构中,能被CPU中的计算单元和控制单元以最快速度来使用的是()。
A.高速缓存(Cache)B.主存储器(DRAM)C.闪存(FLASH Memory)D.寄存器(Registers)
考题
存储器设计的目标之一是以较小的成本使存储体系与CPU的速度相匹配。为了实现此目标，速度、容量和价格是设计存储器时应考虑的主要因素，以确定存储器体系结构。一般情况下，理想的存储体系结构层次从低到高依次为()。A.主存储器、辅助存储器、高速缓存、寄存器
B.辅助存储器、主存储器、高速缓存、寄存器
C.高速缓存、主存储器、辅助存储器、寄存器
D.寄存器、高速缓存、主存储器、辅助存储器
考题
Pentium机中的寄存器、Cache、主存储器及辅存储器，其存取速度从高到低的顺序是（）A、主存储器，Cache，寄存器，辅存B、快存，主存储器，寄存器，辅存C、寄存器，Cache，主存储器，辅存D、寄存器，主存储器，Cache，辅存
考题
（2011）计算机系统中，存储器系统包括：（）A、寄存器组、外存储器和主存储器B、寄存器组、高速缓冲存储器（CachE.和外存储器C、主存储器、高速缓冲存储器（CachE.和外存储器D、主存储器、寄存器组和光盘存储器
考题
计算机系统中的四级存储器，其存取速度从高到低的顺序是（）A、主存储器，Cache，寄存器，辅存B、快存，主存储器，寄存器，辅存C、寄存器，Cache，主存储器，辅存D、寄存器，主存储器，Cache，辅存
考题
以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。A、Cache扩充了主存储器的容量B、Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C、Cache的有效性是利用了对主存储器访问的局部性特征D、Cache中通常保存着主存储器中部分内容的一份副本
考题
单选题Pentium机中的寄存器、Cache、主存储器及辅存储器，其存取速度从高到低的顺序是（）A
主存储器，Cache，寄存器，辅存B
快存，主存储器，寄存器，辅存C
寄存器，Cache，主存储器，辅存D
寄存器，主存储器，Cache，辅存
考题
单选题计算机系统中的四级存储器，其存取速度从高到低的顺序是（）A
主存储器，Cache，寄存器，辅存B
快存，主存储器，寄存器，辅存C
寄存器，Cache，主存储器，辅存D
寄存器，主存储器，Cache，辅存
考题
单选题计算机系统中，存储器系统包括（ ）。[2011年真题]A
寄存器组、外存储器和主存储器B
寄存器组、高速缓冲存储器（Cache）和外存储器C
主存储器、高速缓冲存储器（Cache）和外存储器D
主存储器、寄存器组和光盘存储器
热门标签
最新试卷
