网友您好， 请在下方输入框内输入要搜索的题目：
题目内容
（请给出正确答案）
I ________ always ________ that mistakes.
A. am, making
B. /, make
C. will, make
D. /, to make
参考答案
更多 “ I ________ always ________ that mistakes. A. am, makingB. /, makeC. will, makeD. /, to make ” 相关考题
考题
2、选出正确的触发器描述A．module D_FF (input D,Clock, output reg Q); always@(Clock,D) Q ＜= D; endmoduleB．module D_FF (input D,Clock, output reg Q); always@(posedge Clock) Q ＜= D; endmoduleC．module D_FF (input D,Clock, output reg Q); always@(negedge Clock) Q ＜= D; endmoduleD．module D_FF (input D,Clock, output reg Q); always_ff@(posedge Clock) Q ＜= D; endmoduleE．module D_FF (input D,Clock, output reg Q); always_ff Q
考题
10、在过程赋值语句always语句块里赋值，称为过程赋值，always@ 后面的括号里是敏感列表，如下用持续赋值语句描述了一个异或门电路，与它等价的过程赋值语句是（） input wire a,b; output wire c; assign c = a^b;A．input wire a,b; output reg c; always@(a,b) assign c = a^b;B．input wire a,b; output wire c; always@(a and b) assign c = a^b;C．input wire a,b; output reg c; always@ * assign c = a^b;D．input wire a,b; output logic c; always_comb assign c = a^b;
考题
3、下列哪一个表述是正确：A．always@(posedge CLK or RST)B．always@(posedge CLK or negedge RST or A)C．always@(posedge CLK or D or Q)D．always@(posedge CLK or negedge RST)
考题
下列描述中采用时钟clk正边沿触发且rst异步低电平复位的代码描述是A．always @ (posedge clk, negedge rst) if (rst)B．always @ (posedge clk, rst) if (!rst)C．always @ (posedge clk, negedge rst) if (!rst)D．always @ (negedge clk, posedge rst) if (rst)
考题
判断下列程序是否有错误，如有，请修改： integer i; always @ （inp or cnt) begin result[7:4]=0; result[3:0]=inp; if（cnt==1) begin for（i=4;i＜=7;i++) begin result [i] = result [i-4]; end result[3:0]=0; end end
热门标签
最新试卷
